RISC je označení pro typ instrukční architektury procesoru, která staví na malé, jednoduché a jednotně kódované sadě strojových instrukcí. Typické jsou pevně dlouhé instrukce, přístup load/store (většina práce s pamětí se děje přes načti a ulož), velký počet registrů a důraz na plynulé zřetězení instrukcí v pipeline. Oproti CISC se RISC nesnaží, aby jedna instrukce provedla složitou operaci, raději skládá výsledek z více krátkých kroků. Zkratka je z anglického Reduced Instruction Set Computer, v češtině se často vyslovuje jako „risk“. V praxi jde o princip i o konkrétní ISA, například ARM, MIPS, SPARC nebo otevřenou RISC-V, často ceněné pro jednoduchost a energetickou účinnost. Neznamená to nutně málo instrukcí, spíš že každá dělá méně práce a je rychle dekódovatelná.